

(様式第4号)

NEXAFS を用いた次世代ゲートスタック材料のキャラクタリゼーション 4 Characterization of next generation gate stack materials by NEXAFS 4

山元 隆志、小川 慎吾、藤田 学
Takashi Yamamoto, Shingo Ogawa, Manabu Fujita

(株)東レリサーチセンター
Toray Research Center, Inc.

1. 概要

次世代のゲートスタック構造として有望視される MIPS 構造を有する試料について、試料裏面の Si 基板を除去し、裏面から NEXAFS 測定 (バックサイド NEXAFS) を行うことで、ゲート絶縁膜の化学構造および電子状態を分析した。その結果、アニールにより Silicate 構造が成長するが、電子状態には顕著な変化が起きないことが分った。また、これらの変化の有無は、界面層が SiO₂ 膜と SiON 膜の場合で大きく異なるものではなかった。

(English)

The Chemical structure and electronic state of the gate dielectric on the MIPS structure sample, which is expected as the next generation gate stack structure, was analyzed using back-side NEXAFS measurement with removing Si substrate using sample preparation techniques. Although the growth of the Silicate structure occurs by the annealing, the change in the electronic state hardly observed on the both of sample.

2. 背景と研究目的：

次世代半導体技術において、より高性能なゲートスタック構造を実現するために、ゲート絶縁膜の高誘電率化 (High-*k* 膜の導入)、メタルゲート電極の導入、高移動度を有するチャネル材料の導入が検討され、一部は実用化されている。しかしながら、これら新材料の導入にともなう諸現象に関する物理的理解は、実用段階を迎えてもなお十分ではない。ゲート絶縁膜の化学構造や電子状態の詳細を明らかとすることは、より高性能なゲートスタック構造の実現に繋がると考えられる。

NEXAFS 分析は極薄膜においても十分な感度を有し、かつ、エネルギー分解能も高いことから、High-*k* ゲート絶縁膜の化学構造や電子状態を調べる上で、有力な分析手法の一である。しかしながら、NEXAFS 分析の情報深さの点で、実際のゲートスタック構造では NEXAFS 分析の適用が難しい。そのため、我々は試料裏面の Si 基板を除去してゲート絶縁膜を露出させた後、NEXAFS 分析 (バックサイド NEXAFS) をすることを前回試み成功した。この成果により、ゲートスタック構造を有する試料についてもゲート絶縁膜の化学構造や電子状態について、NEXAFS 分析を用いてより詳細に調べることが出来ると期待される。

そこで本研究では、次世代ゲートスタック構造に用いられるゲート絶縁膜の詳細な評価を最終目標とし、そのための 4th-step として、MIPS (Metal Inserted Poly-Si) 構造を有する試料の化学構造や電子状態について、バックサイド NEXAFS 分析により調べた。

3. 実験内容 (試料、実験方法の説明)：

極薄 SiO₂ 膜もしくは SiON 膜が形成されている Si 基板上へ、Hf-La アロイを蒸着した。その後、in situ プロセスにて、850°C × 1 min. の真空アニールを行うことで HfLaSiO(N) 膜を形成し、その上に TiN 膜および Poly-Si を成膜した。得られた試料について、それぞれ 650°C、750°C にてアニールした後、バックサイド NEXAFS 分析を実施した。

バックサイド NEXAFS 測定のために、試料裏面の Si 基板を機械加工と化学エッチングで除去した。

加工後の試料について、全電子収量法によりNEXAFS測定を行った。データ解析は、プリエッジ領域でバックグラウンドを求めて、ポストエッジ領域で規格化した。なお、スペクトルの横軸補正は、標準として取得したTiO₂のスペクトルにおけるt_{2g}成分のピーク位置を531.3 eVとして行った¹⁾。

4. 実験結果と考察：

初期界面層 (Inter Layer: I.L.) を SiO₂ 膜とした MIPS 試料および初期界面層を SiON 膜とした MIPS 試料について、750°C のアニール前後で比較した O K-edge スペクトルを図 1 および図 2 に示す。

両試料ともに、538 eV 付近にピークを有し、かつ、534 eV-535eV 付近にショルダーピークを有するスペクトル形状を示している。538 eV 付近のブロードなピークは SiO₂ および Silicate 成分に帰属され、534 eV 付近のピークは-Hf-O-成分、535 eV 付近のピークは-La-O-成分に帰属される²⁾。

I.L.が SiO₂ 膜、SiON 膜のどちらの場合ともに、アニール後はアニール前よりも 534 eV-535eV 付近のショルダーピークが減少していた。これは、熱反応による Silicate 構造の成長と考えられる。一方、酸化物において伝導帯の下端を反映する O K-edge スペクトルの立ち上がり位置は、アニール前後で違いは認められなかった。即ち、I.L.が異なる 2 試料ともに、750°C のアニールでは、化学構造としては Silicate 化のさらなる進行が起きるが、電子状態としては顕著な変化は起きていないことが分った。本結果から、ゲートスタック構造を有する試料において、ゲート絶縁膜の化学構造と電子状態の分析にバックサイド分析が有効であることが分る。




図 1. 界面層を SiO₂ 膜とした MIPS 試料のアニール前後の O K-edge スペクトル




図 2. 界面層を SiON 膜とした MIPS 試料のアニール前後の O K-edge スペクトル

5. 今後の課題：

本実験試料では、試料導入後の真空度向上に要する時間が通常よりも長く必要である。これは、試料加工時に用いる固定剤などが原因と考えられる。今後、実験のスループットをあげるために、予備的な真空排気系システムの充実などを期待する。

6. 論文発表状況・特許状況：

本研究結果は、その他の電子状態分析結果とともに学会発表を予定している。

7. 参考文献：

- 1) J. Chen, Sur. Sci. Reports 30, 1 (1997).
- 2) T. Yamamoto, S. Ogawa, M. Kunisu, J. Tsuji, K. Kita, M. Saeki, Y. Oku, H. Arimura, N. Kitano, T. Hosoi, T. Shimura, and H. Watanabe, J. Nanosci. Nanotechnol. 11, 2823-2828 (2011).

8. キーワード：

NEXAFS、メタルゲート電極、High-*k* ゲート絶縁膜、バックサイド分析

9. 謝辞

本実験に関して、実験全般にわたりご指導いただき、かつ、実験準備についても多大なるご協力をいただきました大阪大学の渡部先生と細井先生に深く感謝いたします。